特局2001-188515

( 2 )

特開2001-188615

(11)特許出關公開番号

平成13年7月10日(2001710) (P2001 - 188615A)

(51)IntCL: (権利記号 F1 ) 7-71-f*(修考) GO5F 1/10 B 2H093 GO2F 1/133 5.20 GO2F 1/133 5.20 5.006 GO2F 1/133 5.20 5.006 5.50 5.006 GO9G 3/20 6.23 5.00 6.23B 5.0410 3/36 審査網表 有 額次現の数10 OL (全 16 目)			14/A)	יייי שמיי ביייי בייייי בייייי בייייי בייייי בייייי בייייי
1/10 1/133 5.2 G D 2 F 1/10 1/133 5.5 D G D 2 F 1/133 3/20 6.2 3 G D 9 G 3/20 3/36 新發語: 有	(51) Int CI.	裁別記号	FI	(安安),1-12
1/133 5.2.0 G.0.2.F 1/133 5.5.0 G.0.2.B 1/133 3/20 6.2.3 G.0.9.G 3/20 3/36 #整翻: 有				
550 3/20 623 G09G 3/20 3/36 <b>韓發酬</b> 次 A				9 0
3/20 6.2.3 G.0.9.G. 3/20 3/36 3/36 報發語次 右		550		
3/38 静态情况 有		623		_
	3/36			
			客 立	開求項の数10 OL (全 16 頁)


(21)出属 导	特度2000-281726(P2000-281726)	(71) 出國人	(71) 出個人 000002369
(22) 出軍日	平成12年9月18日(2000.9.18)		セイコーエプソン株式会社 東京都新宿区西新宿2丁目4番1号
(31)優先権主頭番号	周平11-299159	(72) 発明者	森田 品 長野県駅前市大和3丁目3番5号 セイコ
(32)優先日 (33)優先権主張国	平成11年10月21日(1999, 10.21) 日本 (JP)	(74)作曲人	
		XXX.	

電圧供給装置並びにそれを用いた半導体装置、電気光学装置及び電子機器 (54) [発売の名称]

高精度かつ選く、必要な充電電圧を得ることができる電 【韓題】 オフセットキャンセル回路を必要とせずに、 圧供給装置を提供すること。

期間内に負荷容量に所定の電圧を充電させる電圧供給装 屋である。この電圧供給装置は、DAC70と、DAC 10からの起圧をインパーダンス密換して出力するボル 2 と負荷容量との間に接続された第1のスイッチング案 負荷容量に供給するバイパス線205と、バイパス線2 【解決手段】 負荷容量に電圧を供給して、所定の充電 子Q1と、DAC70からの電圧をポルテージフォロア 回路12及び第1のスイッチング累子Q1を経由せずに 05途中に接続された第2のスイッチング衆子Q2とを 有する. 充電期間の前半期間に第1のスイッチング素子 ポルテージフォロア回路12のみの出力に切換え、充電 **期2のスイッチング聚子Q2をオンさせ、DAC70の** テージフォロア回路12と、ボルテージフォロア回路1 時間の後半期間に第1のスイッチング素子Q1をオフ、 Q1をオン、第2のスイッチング素子Q2をオフさせ、

みの出力に切換える。



[特許請求の範囲]

【請求項1】 負荷容量に電圧を供給して、所定の充電 期間内に前記負荷容量に所定の電圧を充電させる電圧供 給装置において、 前記電圧供給源からの電圧をインピーダンス変換して出 力するインピーダンス奴徴回路と

前記インピーダンス変換回路と前記負荷容量との間に接 税された第1のスイッチング素子と、

前記電圧供給源からの電圧を、前記インピーダンス整換 回路及び前記第1のスイッチングス子を経由せずに前記 負荷容量に供給するパイパス線と、

前記パイパス線途中に接続された第2のスイッチング素

をオン、前記第2のスイッチング衆子をオフさせ、前記 フ、前記第2のスイッチング素子をオンさせることを特 前記充電期間の前半期間に前記第1のスイッチング素子 充電時間の後半期間に前記第1のスイッチング素子をオ 強とする電圧供給装置。

【間求項2】 請求項1において、

前記第1のスイッチング素子及び前記第2のスイッチン グ素子は、共にオフする状態が設定されていることを特 強とする電圧供給装置。

【精求項3】 開求項1または2において、

前記インピーダンス整換回路に電源電圧を供給する電源 前記第3のスイッチング素子は、前記第1のスイッチン グ素子のオフ動作と同期してオフされることを特徴とす **線に接続された第3のスイッチング素子を有し、** る電圧供給設置

現故国に据く

**前記インピーダンス変換回路は、ボルテージフォロア回** 【樹末頃4】 「鯖末頃1乃至3のいずれかにおいて、 路にて構成され、

**ウト記ポルテージフォロア回路に供給される電源電圧の電** 頭電位をVDD、接地電位をVEEとし、前記電源電位 ジフォロア回路は、前記入力電圧に対して出力電圧がリ VDDに近い入力電圧が入力された時に、前記ポルテー ニアな特性を示さない、前記出力電圧が飽和する特性を 前記ボルテージフォロア回路の前記出力電圧の飽和領域 して前記電圧出力源の電圧を前記負荷容量に供給するこ では、前記第1のスイッチング衆子をオフ、前記第2の スイッチング素子をオンさせて、前記パイパス線を経由 とを特徴とする電圧供給装置。

**前記インピーダンス変数回路は、ボルテージフォロア回** 前記ポルテージフォロア回路に供給される電源電圧の電 【構求項5】 情求項1乃至3のいずれかにおいて、

原電位をVDD、接地電位をVEEとし、前記接地電位 VEEに近い入力電圧が入力された時に、前記ボレテー ジフォロア回路は、前起入力電圧に対して出力電圧がリ

ニアな特性を示さない、前記出力電圧が飽和する特性を

前記ポルテージフォロア回路の前記出力電圧の飽和領域 では、前記充電説間中に亘って、前記算1のスイッチン グ素子をオフ、前配第2のスイッチング素子をオンさせ て、前記パイパス線を経由して前記電圧出力頭の電圧を 前記負荷容量に供給することを特徴とする電圧供給設

前記電圧出力源の出力電圧と前記ポルテージフォロア回 前記比較器の比較結果に基づいて、前記第1、第2のス 【開末項6】 開求項4または5において、 路の出力電圧とを比較する比較器を有し、

イッチング素子の状態を制御することを特徴とする電圧 【精求項7】 請求項1乃至6のいずれかに記載の電圧 【請求項8】 電気光学案子を用いた表示部と、前記表 供給装置を有することを特徴とする半導体装置。

前記報動!Cは、負荷容量に電圧を供給して、所定の充 電期間内に前記負荷容量に所定の電圧を充電させる電圧 示部の信号様を駆動する駆動;ことを有し、 供給装置を有し、

前記電圧供給装置は、 電圧供給源と、

前記電圧供給源からの電圧をインビーダンス変換して出 力するインピーダンス緊接回路と

前記インピーダンス変換回路と前記負荷容量との間に接 統された第1のスイッチング素子と、

前記電圧供給汲からの電圧を、前記インピーダンス変換 回路及び前記算1のスイッチング素子を経由せずに前記 負荷容量に供給するバイパス課と、

前記パイパス線途中に接続された第2のスイッチング素 前記充電期間の前半期間に前記算1のスイッチング森子

をオン、前配第2のスイッチング素子をオフさせ、前記 充電時間の後半期間に前記算1のスイッチング素子をオ フ、前記第2のスイッチング素子をオンさせることを特 強とする電気光学設置

【精末項9】 精末項8において、

前記電気光学素子は前記電圧供給装置からの段階的な電 氏に絡びいて始詞記載され、

前記電圧出力源は、ディジタル暗頭信号をアナログ電圧 前記電気光学素子に供給されるべき所望の路調電圧値に 対して(LSB)/2に相当する電圧幅の範囲内の電圧 に変換するDAコンパータにて構成され、

であって、かつ前記所望の路間電圧値の90%以上の電 圧が前記負荷容量に充電された時以降に、前記前半期間 【請求項10】 請求項8または9に記載の電気光学芸 が終了されることを特徴とする電気光学装置。 置を有することを特徴とする電子機器。

[発明の詳細な説明]

(4)

[000]

【発明の属する技術分野】本発明は、電圧供給装置を用いた半導体装置及び電いた半導体装置及びにそれを用いた電気光学装置及び電子投騰に関する。

[0002]

【背景技術】現在、高精度な供給電圧が要求される機器 として、例えば液晶表示装置が挙げられる。

【ののの3】アクティブマトリックス型液晶表示装置または単純マトリックス型液晶表示装置では、液晶パネルの多階調化(多色化)、印加電圧の高精度化が造んでいる

[0004] 液晶パネルの多階調化のため、例えば、プクティブマトリックス型液晶表示装置であるTFT(Thin Film Transistor)液晶装置では、RGB(赤・緑・背)3色のデータ信号の各データが、例えば6ビットデータ(64階調表示、約26万色)または8ビットデータ(256階調表示、約167万分)で構成される。

【0005】また、上述の多路間化に伴い、それに比的して、多段階の電圧レベルが必要とされるため、各電圧レベルをより高積度に設定する技術が求められている。 【0005】液晶パネルにおける印加電圧ーパネル透過率の特性によれば、透過率が50%に近い中間レベルでは、印加電圧に対するパネル透過率の変化が大きく、パネル透過率が100%に近づくほど、印加電圧に対するパネル透過率の変化が小さくなる。したがって、パネル透過率が中間レベルのところでは、特に印加電圧の値かなズレによる路調整化が顕着に表れる。このパネル透過率のズレを超えるためにも、より高積度な液晶印加電圧の供給が求められる。

[0007] この求められる液晶印加電圧のばらつきの 許容値は、例えば、6 4階関表示では±5mV、2 5 6 階間表示では±1~2mVとなっており、多階関表示で なるにつれ、より構度の高い液晶印加電圧が求められる ことになる。一般の1Cチップにおけるしきい値略圧 V THのばらつきが、数十mV~数百mVの許容範囲があるのにも比べて、多階顕表示を行う進品表示表配では許 をのにも比べて、多階顕表示を行う液晶表示表配では許 存配を立た金と酸型化しなければならない。また、 今後のさらなる多階間化たっても、より高精度な液晶 印面電圧への調整方法が必要になってくると思われる。 【(7008] このような状況に踏みて、従来と、例え ば液晶パネルの駆動回路における複数の階類発生現圧の 生成方法については、電圧選択方式や時分割方式、デジ タルーアナログ変換方式等による液晶印加磁圧生成法が 公知である。

【0009】上述のデジタルーアナログ変換器を用いた 方式(以下,DAC方式)の従来の電圧供給装置を図4 【0010】DAC70からの出力が入力されるポルテージフォロ7回路72は、インピーダンス変換器として

他き、理想的なポルテージフォロア回路12の場合では、非反転入力端子に入力されるノード201の電圧とは、反転入力端子に入力されるノード202の電圧と等しくなる。しかし、従来、オフセットキャンセル回路による補正をしていないポルテージフォロア回路12の動作においては、主にトランジスタ個々の性能のばらつき等に起因して、入出力間にオフセットが生じるため、ノード201とノード202との間の電圧に差が生じるこ

【0011】図4は上記の課題を解決するための塩圧供 路装置を示している。ポルテージフォロア回路72の非 反低入力端子201にはDAC70からの出力が供給さ れ、反応入力端子202にポルテージフォロア回路72 の出力が帰還される。ポルテージフォロア回路72 の出力が帰還される。ポルテージフォロア回路72の出 力線と非反応入力端子201と在結ぶ配線途中には、ス イッチング素子Q10、容量C10及パスイッチング 音子Q11が個列に接続されている。反応入力端子202 に接続された自帰還線途中には、スイッチング素子Q1 のみが存在している。また、容量C10とスイッチング 素子Q11とに対して、スイッチング素子Q1 のみが存在している。また、容量C10とスイッチング 素子Q11とに対して、スイッチング素子Q10が並列

[0012] 第1の期間にスイッチング素子の11がオフレ、スイッチング案子の10及びスイッチング素子の12がスイッチング素子の12がスイッチング素子の12がオンすることにより、ボルテージフォロア回路12がれる。第2の期間にスイッチング素子の11がオント、スイッチング業子の10及びスイッチング素子の11がオント、スイッチング素子の10及びスイッチング素子の12がオフセットキャンセル份の臨時がポルテージフォロア回路72の出力線と非反転入力端子201とを結ぶ配線途中に、オフセットキャンセル用の容量に10を設けて、オフセットサの逆の電圧を与えることにより、オフセットを相殺する方法が誤られていた。

[0014]

(発明が解決しようとする課題)上述の図4に示す従来のDAC方式でのデータドライパでは、オフセットキャンセル回路として、容量C10をチップに内蔵する必要があった。しかし、ボルテージフォロア回路72の入力容量よりも十分に大きな配債が必要となる。このオフセットキャンセル容量が小さすぎると、ボルテージフォロア回路72内の入力容量にはノイズとしてみなされ、出力窓圧にノイズが阻暑してしまうからである。

[0015]また、オフセット略圧をオフセットキャンセル容量に10にチャージするのには、通常3~5 μ s 宝度を愛してしまう。 【0016】この種のアクティブマトリックス型液晶装

置では、一ラインの画素数を増やして、高精細な表示を

行なうと、一水平走登期間(選択期間)を超く設定せざるを得ない。例えば、SXGAの高精細表示では選択期間が8~12ヵsと短くなる。

【0011】この場合、上述のオフセットキャンセル用の容量に10にチャージする期間が、選択期間中に占有されると、オフセットキャンセルするための時間を確保することが困難となる。

【のの18】本発明は、上述のような問題点に鑑みてなされたものであり、その目的は、オフセットキャンセル回路を必要とせずに、高精度かつ迅速に、必要な充電電圧を得ることができる電圧供給装置並びにそれを用いた半導体装置、電気光学装置及び電子機器を提供すること

[0019]

【韓題を解決するための手段】本発明の一個機に係る電 田供給管値は、負荷容量に耐圧を供給して、所定の充電 加慮内に向配負荷容量に所定の電圧を充電させるもので ある。この電圧供給装置は、電圧供給源と、前記電圧供 総源からの電圧をインピーダンス変換し路上 中ダンス変換回路と、前記にはが立て、一ダンス変換回路 子と、前記電圧供給添から電圧を、前記インピーダン 子を、前記電圧供給添から電圧を、前記インピーダン 子を、前記電圧供給添から電圧を、前記インピーダン な数換回路及び前記算1のスイッチングス のがますを表す。前記第2のスイッチング素子を有す あ。そして、前記元電明間の前半期間に前記第1のスイッチング素子をオン、前記第2のスイッチング素子を有す ッチング葉子をオン、前記第2のスイッチング素子をオ フさせ、前記元電時間の後半期間に前記第1のスイッチング素子をオフ・前記第2のスイッチング素子をオ フさせ、前記元電時間の後半期間に前記第1のスイッチング素子をオフ・前記第2のスイッチング素子をオ フさせ、前記元電時間の後半期間に前記第1のスイッチング素子をオフ・前記第2のスイッチング素子をオフ・前記第2のスイッチング素子をオンを

[0020] 本発明によれば、充電期間の前半期間にてインピーダンス変換回路からの出力電圧を第1のスイッチング素子を介して負荷容量に供給している。このとき、インピーダンス変換回路の入力電圧、出力電圧間にオフセットがあった場合、インピーダンス変換回路からの出力電圧を負荷容量に供給し続けても、負荷容量には所定の電圧が光電されないことになる。

(0021) そこで、充電期間の後半期間では、電圧供 組経路をパイパス経路に切り換え、電圧出力類からの電 圧を、インピーダンスを換回路を経由せずに直接に負荷 容量に供給している。このため、負荷容量にはオフセッ ト分だけ不足していた電圧が揺われて供給され、所定の 電圧になるように不電子が痛われて供給され、所定の 電圧になるように不電子が得かれて供給され、所定の 電圧になるように不電子が得かれて供給され、所定の 電圧になるように不電子が得なれる単位時間当たりの電 両量は、インピーダンス変換回路からの出力電圧によっ しかし、インピーダンス変換回路からの出力電圧によっ で充分な電圧まで負荷容量を有定の電圧になるまで充電させること が高かよれる。 【0022】また本発明によれば、従来技術にて用いて

いたオフセットキャンセル用の容量が不裂になるため、 その分の函観が不裂となり、オフセットキャンセル用の 容量にオフセット電圧をチャージする時間も不裂とな 【0023】本発明においては、前記第1のスイッチング素子及び前記第2のスイッチング素子は、共にオフする期間が設定されていることが好ましい。こうすると、バイバス線を経由した電圧出力適からの電圧が、インピーダンス変換回路に正帰還されることを防止できる。

[0024] 本発明においては、インピーダンス整数回路に電弧電圧を供給する電源線に接続された第3のスイッチング架子をさらに設けることが好ましい。この第3のスイッチング電子は、第1のスイッチング電子のオフされる。こうすると、インピーダンス投換回路の出力が不要な時には、それへの電源供給を適断することができ、消費電力を低減できる。

【0025】本発明に用いられるインピーダンス整製回 テージフォロア回路の出力電圧の息和領域では、第1の ンさせて、バイバス線を設由して電圧出力別の電圧を負 路は、ボルテージフォロア回路にて榃成されることがで きる。このボルテージフォロア回路に供給される電源電 位をVDD、接地電位をVEEとし、電源電位VDDに 近い入力電圧または、接地電位VEEに近い電圧が入力 された時に、この種のポルテージフォロア回路は入力艦 圧に対して出力電圧がリニアな特性を示さない、出力電 圧が飽和する特性を有するものがある。この場合、ボル スイッチング君子をオフ、類2のスイッチング鬼子をオ 荷容量に供給することが好ましい。 こうすると、ボルテ **ージフォロア回路において、低い入力電圧または高い入** 力電圧に対して出力電圧が飽和する飽和領域では、電圧 出力汲からの電圧を直接出力することで、リニアな出力 **電圧を供給することができるようなる。** 

(0026]上記のようなポルテージフォロア回路を用いながらリニアな出力電圧を生成するには、電圧出力3の出力電圧とポルテージフォロア回路の出力電圧とを比較する比較器を有することが好ましい。この比較指の比較結果に基づいて、第1、第2のスイッチング飛子の状態を剖面でき、飽和電圧に代えて電圧出力減の電圧を出力することができる。

[0021] 本発明の他の邸様は、上述した臨圧供給設置を有する半導体設置を定置している。この半導体設置は、オフセットキャンセル用の容量が不要であるので、その面積分だけチップサイズを縮小できるか、あるいはその面積分に他の素子を換損することで高類観化が果た

(0028)本発明のさらに他の組織は、上述の配任供給装置が指数での配件は 協装置が搭載された半導体装置と、砲気光学機子を用いた数元部とを有する砲気光学装置であり、半導体装置を数示部の信号線を掲動する砲動(として用いている。 電圧供給装置から出力される電圧を表示部の信号線を介 9

して電気光学素子に供給することで、正確な駆動電圧を 西気光学素子に供給できる。

**光学芸匱を有する電子機器を定義している。この電気光** 【0029】この場合、電気光学素子を電圧供給装置か る。このような場合、電気光学素子に供給されるべき所 望の階調電圧値に対して(LSB)/2に相当する電圧 0%以上の塩圧が負荷容量に充電された時以降に、充電 期間の前半期間を終了させることが好ましい。この前半 期間にて上述の充分な電圧を電気光学素子に供給してお けば、その後半期間にDAコンバータからの電圧を直接 所望の階調電圧まで到達させることができ、しかも電気 [0030] 本発明のさらに他の髄様は、上述した電気 学芸窟を電子機器の表示部として用いれば、画質の改善 らの段階的な既圧に基づいて階類駆動してもよい。この とき、電圧出力源は、ディジタル階関信号をアナログ電 幅の範囲内の電圧であって、かつ所望の階調電圧値の9 に負荷容量に供給しても、電気光学衆子への印加電圧を 光学衆子での階調が異なってしまうことも防止される。 圧に変換するDAコンバータにて構成することができ を図ることができる。

【発明の実施の形態】以下、本発明の実施の形態につい [0031]

て、図画を参照して説明する。

(液晶装置の説明) 図1は液晶/(ネル装置とその周辺回 【0032】 <第1の実施形態>

【0033】図1において、液晶パネル20は、例えば 路を含めた全体の構成図を示している TFT型液晶パネルである。

て、アドレス線(走査線)に接続されたゲートドライバ ト線22を駆動するものである。実際はデータドライバ IC30、ゲートドライバIC40ともに、複数のIC にて構成されている。また、路鎖電圧回路部44は、デ 段)に接続されたデータドライバIC30 (信号線ドラ イバIC) とが設けられている。これらのゲートドライ **バIC40、データドライバIC30は、電源回路46** から所定の電圧が供給されるとともに、個号制御回路4 2から供給される信号に基づいて、データ線21、ゲー I C 4 0 (走査線ドライバI C) と、データ線 (慣号 【0034】この液晶パネル20を駆動する回路とし

【0035】なお本発明は、TFT型液晶パネルに適用 されるものに限らず、液晶を含む電気光学素子を用い

供給する。液晶容量25は、画素電極24とコモン電極 23との間に液晶を封入することで形成されている。コ モン電極駆動回路48は、コモン電極23にコモン電圧

**ータドライバIC30での階間駆動に必要な基準電圧を** 

[0036] (データ線駆動回路の説明) 図2は図1の 0の構成図を示しており、図3は図1の液晶パネル20 夜晶パネル20を駆動するためのデータドライバIC3 た、他の表示パネルにも用いることができる。

中のデータ線21を駆動する駆動波形の一例を示してい

00本の出力線を有する、3色64階調表示用のデータ 【0037】図2は、データ線出力21として例えば3 ドライバー C30の内部プロック図を示している。

【0038】図2に示すデータドライバ। C30は、信 の表示データを、同様に信号制御回路42から供給され るクロック信号も1のタイミングに基づき、順次、入力 ロック信号も1の表示データ(RGB×6ピット×10 タ51を介して、ラインラッチ回路52の内部に取込ま チパルスLPのタイミングで取込まれる。そして、この ラッチ回路53の表示データは6ピットのDAC54に ロア回路55によってインピーダンス変換されて液晶パ 号制御回路 4 2 から供給されるRGB信号の各6 ピット ラッチ回路50にてラッチする。100クロック分のク 0クロック分の信号) は、100ビットのシフトレジス **れる。さらに上記の表示データはラッチ回路53にラッ** よってアナログ信号に変換され、さらにポルテージフォ ネル20のデータ線21に供給される。

り、上位3ピットデータによって特定されたある電圧の [0039] ここで、図3に示すように、6ピットのD AC54では64レベルの路間電圧を発生するが、外部 る。この基準電圧V1~V10は、階調電圧回路部44 から供給される。DAC54では例えば、RGBの各6 0レベルの基準電圧V1~V10によって分割された電 **圧範囲のうちの一つを選択する。例えば、基準電圧V4** とV5の間を選択する。次に、下位3ピットデータによ 前囲、倒えばV4~V5レベルの間の8つの亀圧レベル ピットの表示データの中で上位の3ピットデータで、1 から例えば10レベルの電圧V1~V10が供給され の一つであるV34レベルを選択する。

[0040] (電圧供給装置について) 図5は、DAC 7.0による出力をポルテージフォロア回路7.2を介して TFT型液晶パネルのデータ線に出力する電圧供給装置 58の回路図を示している。

[0041] なお、図5に示すDAC70は、一つのデ **タ54は、複数のDAC70から構成されている。ボル** テージフォロア回路12とポルテージフォロア回路55 -- 夕線21に接続されており、図2に示すDAコンバー との関係も同様である。

チング素子Q1が設けられている。また、DAC70か らの電圧を、ボルテージフォロア回路12及び前配第1 パイパス様205上に、第2のスイッチング素子の2が 【0042】図5の回路では、ボルテージフォロア回路 7.2 は非反転入力端子20.1 にDAC70からの出力が 供給され、反転入力端子202には、ポルテージフォロ ア回路 72の出力が帰還して供給される。 ボルテージフ 液晶容量25等)との間の出力線上には、第1のスイッ のスイッチング案子Q1を経由せずに負荷容量供給する オロア回路72と負荷容量(データ線21の配線容量

【0043】 第2のスイッチング残子Q2には、第1の

コントロール信号発生回路 7 4 からコントロール信号が したタイミングに基づいて出力される信号CNT1であ 供給されオンオフ制御される。第1のスイッチング素子 (も) に示すように、データのラッチパルスLPに同期 Q1にはインバータINV1が被叛され、終1のコント れ、第1のスイッチング素子の1がオンオフ制御され ロール信号発生回路 7 4 からの出力が反転して供給さ 5。このコントロール信号は、例えば、後述する図6

【0044】図6 (a) は、従来のDAC方式による電 **웜電圧VX1、VX2、データ線への出力電圧の波形図 うに、ボルテージフォロア回路を介して出力される電圧** 圧供給に用いられるラッチパルスLP、ゲート級への供 【0045】このデータ線21に印加される電圧は、今 必要な階調電位に達しないために、高精度な路調電位の を示している。1フレーム期間において、ゲート線22 日の液晶パネルの多路切化・多色化に伴い、より高精度 **な粒圧が求められている。しかし、図6(a)に示すよ** の選択期間にデータ線21を介して液晶容量25にチャ には、オフセットによる入出力電圧のばらつきにより、 ージされる電圧波形は出力∨Y1のようになっている。 設定が困難であることがしばしばであった。

きるが、そのための容量C10の面積の拡大、必要路関 【0046】ずなわち、図6 (a) に示すように、選択 期間もの間に踏調電位に達せず、8電位だけ不足する電 る。なお、図4のようにオフセットキャンセル回路を設 けることにより、オフセットによる入出力変化を補正で 位が、液晶容量25にチャージされてしまうことにな 電位に到達させる速さの点等で問題があった。

【0047】そこで本実施の形態では、このポルテージ フォロア回路による出力能力の限界に増目し、路間電位 出力がある程度保たれる時点で、ボルテージフォロア回 路の出力に代えて、DAC10からの出力を液晶容量2 5 に供給するように切換えている。

【0048】以下、図6(b)において、本実施の形態 に係るTFT型液晶パネル装置のデータドライバの動作 を、図5を参照しながら説明する。

[0049] ここで、仕様上一定ではないが、TFT型 液晶装置おけるDAC方式によるボルテージフォロア回 路72の出力は、必要電圧値の99%超まで増幅される オロア回路12の出力によって、Q=12×C (Cは負 荷容量)の電荷量をチャージしなければならない。 選択 期間の削半期間の終端までに入力電圧と出力電圧の差が 10mvまでになっていたとすると、選択期間の後半期 **ま、Q=0.01×Cとなる。結局、DAC70の出力** 12 Vを必要とする液晶ドライバーでは、ボルテージフ のに、選択期間のほぼ半分の時間が要される。例えば、 間でチャージしなければならない負荷容量(電荷量)

(約0.1%) の臨荷量を供給することで、必要な路間 を得ることができる。選択期間にはパネルによっても異 こ切換えた場合、必要電荷量Qに対して、1/1200 なるが、高額苗なS×GAの表示だと通常8~12μs

これにより、液晶パネル20内の液晶容量25に充電可 酢な状態になる。データドライバI C 3 O では、ラッチ パルスし P と回期して出力されるコントロール信号C N **築2のスイッチング素子Q2がオフする。このため、ボ** ルテージフォロア回路~2からデータ線21へ転圧VY 2 が出力される。この電圧VY2は、データ線21を介 して液晶容量25にチャージされ、その液晶容量25へ のチャージの経時的変化は、第1の期間も1では例えば て、ゲートドライバーC40により、一本のゲート議2 T1によって、無1のスイッチング既子の1がオンし、 1に亀圧VX1が印版され、トランジスタがオンする。 【0050】ラッチパルスLP間の選択期間 t に亘っ 必要電圧の99%を組える点Aにまで達している。

5へのチャージもほとんど完了されているため、選択期 【0051】 第2の期間 t 2では、 無1のスイッチング 数子Q1がオフし、餌2のスイッチング戦子Q2がオン し、ボルテージフォロア回路12の出力が逸断されるこ とにより、DAC70の出力が直接、データ線21を介 して液晶容量25にチャージされる。このときDAC7 出力電圧に影響を及ぼす能動負荷が小さく、液晶容量2 聞1内に、十分な電圧を液晶容量25にチャージするこ 0では、供給できる単位時間当りの配荷量が少ないが、 とが可能となる。

出力間のオフセットとして、例えば、10mVが発生し た場合、必要路間電圧の10mV手削で切換える必要が 生じる。ポルテージフォロア回路7.2とDAC7.0の電 **流駆動能力の比率の設計にもよるが、その比が1/10** 0だと、図6 (b) の点Aが必要電圧の99%に達した 【0052】ここで、ボルテージフォロア回路72の入 時に切換タイミングを設定することが安当である。

時間当りの電荷量を多く供給して、ある程度の電圧まで では、DAC70の出力を直接に液晶容量25に供給す **【0053】このように、選択期間もの創半期間も1で** は、ボルテージフォロア回路12の出力によって、単位 液晶容量25を充電させる。選択期間もの後半期間も2 ることによって、オフセットキャンセル回路を必要とせ げに、高精度な出力電圧を迅速に得ることが可能となっ

必要格間電圧の90%以上の電圧が液晶容量25に充電 され、かつ必要電圧との電圧袋が1/2LSB (Lea st Significant Bit)の独圧値の範 **囲内に設定した場合の動作について、図7を用いて説明** ,【0054】また、ボルテージフォロア回路12の出力 と、DAC70の出力を切換えるタイミングについて、

特間2001-186615

(00)

ロア回路72の電源電圧をオンオフさせる、第3のスイ ッチング素子を含んだ回路を示している。

【0084】図15に示すように、DAC70の出力を 出力電圧として供給する期間中、ボルテージフォロア回 路72自体の電源をオフさせることができる。これによ り低消費電力化が図ることができる。

セッサ、テレビ、カーナビゲーション装置など各種の電 [0085] また本発明は、例えば、携帯電話、ゲーム **数器、電子手帆、パーソナルコンピュータ、ワードプロ** 子機器に適用することができる。

【図画の簡単な説明】

【図1】図1は、本発明が適用される液晶装置を示す概

略説明図である。

[図2] 図2は、従来のデータドライバ! Cのブロック 図である。 [図3] 図3は、図2に示す従来のデータドライバIC の出力特性図である。

【図4】図4は、図2に示す従来のボルテージフォロア 回路を用いた電圧供給装置の構成例を示す図である。

【図5】図5は、本発明の第1の実施形態に係る電圧供

給装置を示す図である。

【図6】図6 (a) は図4に示す電圧供給装置の動作波 形図、図6(b)は図5に示す電圧供給装置の動作波形 【図7】図7は、選択期間の前半、後半期間と、液晶容 **置に充電される電圧との関係を示す図である。** 

【図8】図8は、本発明の第2の実施形態に係る電圧供 **始装置を示す図である。** 

【図9】図9は、図8に示す電圧供給装置の動作波形図

【図10】図10は、本発明の第3の実施形態に係る電

【図11】図11は、本発明の第4の実施形態に用いら 圧供給装置を示す図である。

[図12] 図12は、図11に示す特性を有するポルテ れるボルテージフォロアの入出力特性を示す図である。 - ジフォロアの回路図である。

を含む本発明の第4の実施形態に係る電圧供給装置を示 [図13] 図13は、図12に示すボルテージフォロア 打図である。 【図14】図14は、図13に示す電圧供給装置の敷形 列を示す図である。

【図15】図15は、本発明の第5の実施形態に係る電 圧供給装置を示す図である。

[符号の説明]

10 表示数置

液晶パネル 0

データ線

ゲート線 2 2

3

コモン価値

液晶電極

2 4

液晶容量

データドライバIC 30

ゲートドライバIC 信号制御回路 0

路間和圧回路

超過四路

コモン電極駆動回路 0

入カラッチ回路 シフトレジスタ

**ウイン**レッチ回路 2

ラッチ回路

ポルテージフォロア回路 **DAコンバータ** 

(<u>8</u>4)

[<u>8</u>3]


DAコンバータ 電圧供給装置 0


コントロール信号発生回路 ポルテージフォロア回路 7 3 **第1のコントロール信号発生回路** 第2のコントロール信号発生回路


第1の比較器 比较器


第2の比較器


リフトレジスタ1100bid パルテージフォロア国路 DA11/1-9 (6bt) ロインファチロ語 (図2) A237F (<u>m</u>














特開2001-188615

(13)







【提出日】平成12年10月19日 (2000.10. 【手統補正 】

[手統補正1]

[楠正対歌書類名] 明細

【補正対象項目名】特許請求の範囲

【補正方法】 変更 [福正内容]

(特許請求の範囲)

【精求項1】 負荷容量に電圧を供給して、所定の充電 期間内に前記負荷容量に所定の電圧を充電させる電圧供 始装置において、

低压供给源と,

**前記電圧供給頭からの電圧をインピーダンス変換して出** カするインピーダンス解散回路と、

前記インピーダンス変換回路と前記負荷容量との間に接 **前記電圧供給源からの電圧を、前記インピーダンス変換** 続された第1のスイッチング業子と

回路及び前記第1のスイッチング衆子を経由せずに前記 前記パイパス線途中に接続された第2のスイッチング衆 負荷容量に供給するバイバス線と、

前記充電期間の前半期間に前記第1のスイッチング素子 をオン、前記第2のスイッチング衆子をオフさせ、前記 **充電時間の後半期間に前起第1のスイッチング衆子をオ** フ、前記第2のスイッチング素子をオンさせることを特 子と、を有し、

【精求頃2】 請求頃1において、

**向記第1のスイッチング報子及び前記第2のスイッチン グ素子は、共にオフする状態が設定されていることを特** 数とする電圧供給装置。

向記インピーダンス整換回路に臨源電圧を供給する電源 **県に接続された第3のスイッチング素子を有し、** 【請求項3】 請求項1または2において、

グ衆子のオフ動作と同期してオフされることを特徴とす **前記第3のスイッチング衆子は、前記第1のスイッチン** る電圧供給装置。

前記インピーダンス変換回路は、ボルデージフォロア回 前記ポルテージフォロア回路に供給される電源電圧の電 【請求項4】 請求項1乃至3のいずれかにおいて、 路にて構成され、

原電位をVDD、接地電位をVEEとし、前記電源電位 **ジフォロア回路は、前記入力電圧に対して出力電圧がリ** ニアな特性を示さない、前記出力電圧が飽和する特性を VDDに近い入力電圧が入力された時に、前記ポルテー

では、前記第1のスイッチング素子をオフ、前記第2の スイッチング衆子をオンさせて、前記パイパス線を経由 して前記電圧出力源の電圧を前記負荷容量に供給するこ 前記ポルテージフォロア回路の前記出力電圧の飽和領域 とを特徴とする電圧供給装置。

**世記インピーダンス核核回路は、ボルテージフォロア回** 前記ポルテージフォロア回路に供給される電源電圧の電 【請求項5】 情求項1乃至3のいずれかにおいて、

源電位をVDD、接地電位をVEEとし、前記接地電位 VEEに近い入力電圧が入力された時に、前記ボレテー ジフォロア回路は、前記入力電圧に対して出力電圧がリ ニアな特性を示さない、前記出力電圧が飽和する特性を 前記ポルテージフォロア回路の前記出力電圧の飽和領域 では、煎配第1のスイッチング素子をオフ、前配第2の スイッチング素子をオンさせて、前記パイパス謀を経由 して前記電圧出力源の電圧を前記負荷容量に供給するこ とを特徴とする電圧供給装置。

前記電圧出力源の出力電圧と前記ポルテージフォロア回 【精求項6】 精求項4または5において、 路の出力電圧とを比較する比較器を有し、

**前記比較器の比較結果に基づいて、前記算1、第2のス** イッチング素子の状態を制御することを特徴とする電圧 供給裝置。 【間求項7】 間求項1乃至6のいずれかに記載の電圧 供給装置を有することを特徴とする半導体装置。

【請求項8】 電気光学素子を用いた表示即と、前記表 前記報動!Cは、負荷容量に電圧を供給して、所定の充 電期間内に前記負荷容量に所定の電圧を充電させる電圧 示部の債号線を駆動する駆動!ことを有し、

前記電圧供給装置は、 供給装置を有し、

前記電圧供給源からの電圧をインピーダンス変換して出

**カするインピーダンス数数回路と** 

前記インピーダンス変数回路と前記負荷容量との間に接 依された第1のスイッチング素子と、

前記電圧供給源からの電圧を、前記インビーダンス変換 回路及び前記第1のスイッチング素子を経由せずに前記 **前記パイパス線途中に接続された第2のスイッチング素** 負荷容量に供給するパイパス縁と、

前記充電期間の前半期間に前記第1のスイッチング株子 子と、を有し、

をオン、前記第2のスイッチング素子をオフさせ、前記 **充電時間の後半期間に前記算1のスイッチング素子をオ** フ、前記第2のスイッチング素子をオンさせることを持 【構求項9】 請求項8において、 徴とする電気光学装置。

前記電圧出力選は、ディジタル路間信号をアナログ電圧 前記電気光学素子は前記電圧供給装置からの段路的な電 圧に基づいて階調駆動され、

前記電気光学発子に供給されるべき所望の路類電圧通に 対して(LSB)/2に相当する韓圧幅の範囲内の電圧 であって、かつ前記所望の路鏡電圧値の90%以上の亀 圧が前記負荷容量に充電された時以降に、前記前半期間 が終了されることを特徴とする電気光学装置 に変換するDAコンパータにて構成され、

【樹水項10】 間水項8または9に配載の電気光学装 置を有することを特徴とする電子機器。

レロントペーンの統件

Fターム(参考) 2H093 NA16 NA53 NC03 NC05 NC25 NC34 NC49 NC58 ND39 ND43

1049 ND54

5C006 AA16 AC11 AC21 AF43 AF82

BB16 BC12 BF03 BF04 FA41

5C080 AA10 8B05 0022 EE29 FF11

1102 1104 1105

5H410 BB04 CC02 DD02 DD05 EA11

EA12 EA37 EB16 EB37 FF03 FF25 GG07

(91)

特別2001-188615